Es wird ein Verfahren vorgestellt, mit dessen Hilfe Defekte in siliziumbasierten Halbleiterbauelementen in allen drei Raumrichtungen für eine TEM-Untersuchung präpariert werden. Die Groblokalisierung der Defekte erfolgte zunächst durch elektrische Methoden. Durch die spezielle Lage der Defekte und den Aufbau der elektrischen Schaltungen in bestimmten Halbleiterstrukturen ist es jedoch nicht immer möglich, deren Ort hinreichend genau zu bestimmen. Die Festlegung der finalen Lage der TEM-Lamelle erfordert daher zunächst eine genauere Bestimmung der Defektposition. Das erfolgt durch eine oberflächenparallele TEM-Präparation („Plan-view“) des auffälligen Bereiches mit anschließender Untersuchung im TEM. Nach dem Auffinden der Defekte wurden diese Fehler in beiden Richtungen senkrecht zur ersten Lamelle präpariert und analysiert.